

08 Luglio, 2024 – Architetture dei Sistemi di Elaborazione

Nome, MATRICOLA

Domanda 1

Considerando il processore MIPS64 e l'architettura descritta in seguito:

- Integer ALU: 1 clock cycle
- Data memory: 1 clock cycle
- FP multiplier unit: pipelined 8 stages
- FP arithmetic unit: pipelined 4 stages
- FP divider unit: not pipelined unit that requires 8 clock cycles
- branch delay slot: 1 clock cycle, and the branch delay slot disabled
- forwarding enabled
- it is possible to complete instruction EXE stage in an out-of-order fashion.

Usando il frammento di codice riportato, si calcoli il tempo di esecuzione dell'intero programma in colpi di clock e si completi la seguente tabella.

```
; for (i = 0; i < 100; i++) {
;     v4[i] = (v1[i] * v2[i]) / v3[i];
;     v5[i] = v1[i]* v3[i]; }
```

																																Clock cycles						
.data																																						
V1: .double "100 values"																																						
V2: .double "100 values"																																						
V3: .double "100 values"																																						
... V5: .double "100 zeros"																																						
.text																																						
main: daddui r1,r0,0	F	D	E	M	W																																5	
daddui r2,r0,100		F	D	E	M	W																															1	
loop: l.d f1,v1(r1)			F	D	E	M	W																														1	
l.d f2,v2(r1)				F	D	E	M	W																													1	
mul.d f4,f1,f2					F	D	s	X	X	X	X	X	X	X	X	M	W																				9	
l.d f3,v3(r1)					F	s	D	E	M	W																											0	
div.d f4,f4,f3							F	D	s	s	s	s	s	s	s	d	d	d	d	d	d	d	d	M	W												8	
s.d f4,v4(r1)								F	s	s	s	s	s	s	s	D	E	s	s	s	s	s	s	M	W												1	
mul.d f5,f1,f3																F	D	X	X	X	X	X	X	X	M	W										1		
s.d f5,v5(r1)																	F	D	s	s	s	s	s	E	S	M	W									1		
daddui r1,r1,8																	F	s	s	s	s	s	s	D	s	E	M	W									1	
daddi r2,r2,-1																								F	s	D	E	M	W								1	
bnez r2,loop																									F	s	D	E	M	W								2
Halt																										F	-	-	-	-								1

Nome, MATRICOLA

Nome, MATRICOLA

[illegible]

08 Luglio, 2024 – Architetture dei Sistemi di Elaborazione

Nome, MATRICOLA

Domanda 2

Considerando il programma precedente, calcolare la miss prediction ratio per i seguenti casi:

1. processore con predittore di salti statico di tipo always taken
MISS PREDICTION RATE: 1/100
2. processore con predittore di salti statico di tipo always not taken
MISS PREDICTION RATE: 99/100
3. processore con predittore di salti dinamico di tipo BHT di 2-bit con 1024 linee, con tutti i predittori inizializzati a 0.
MISS PREDICTION RATE: 3/100

Nome, MATRICOLA

Considerando il processore e il programma riportati nella prima domanda, si ottimizzi il programma utilizzando tutte le strategie di ottimizzazione statica inclusa l'abilitazione del branch delay slot.

																															Clock cycles		
data																																	
.double "100 values"																																	
.double "100 values"																																	
.double "100 values"																																	
.double "100 zeros"																																	
.double "100 values"																																	
.double "100 values"																																	
.double "100 values"																																	
ext																																	
li r1, r0, 0	F	D	E	M	W																												5
li r2, r0, 50		F	D	E	M	W																											1
l.d f1, v1(r1)			F	D	E	M	W																										1
f2, v2(r1)				F	D	E	M	W																									1
f3, v3(r1)					F	D	E	M	W																								1
r f4, f1, f2						F	D	X	X	X	X	X	X	X	X	M	W																8
r f5, f1, f3							F	D	X	X	X	X	X	X	X	M	W																1
f7, v1+8(r1)								F	D	E	M	W																					0
f8, v2+8(r1)									F	D	E	M	W																				0
f9, v3+8(r1)										F	D	E	M	W																			0
f10, f7, f8										F	D	X	X	X	X	X	X	X	M	W													4
r f4, f4, f3											F	D	S	d	d	d	d	d	d	d	d	M	W										2
r2, r2, -1												F	S	D	E	M	W																0
V5, V5(R1)													F	D	E	M	W																0
V4, V4(R1)														F	D	E	S	S	S	S	S	M	W										1
D F10, F10, F9															F	D	S	S	S	S	d	d	d	d	d	d	D	M	W				7
V11, V5+8(R1)																F	S	S	S	S	S	D	E	M	W								

Nome, MATRICOLA

Nome, MATRICOLA

[illegible]

08 Luglio, 2024 – Architetture dei Sistemi di Elaborazione

Nome, MATRICOLA

Domanda 4

Considerando il programma ottimizzato della domanda precedente, che benefici si potrebbero trarre dall'introduzione di un'unità di divisione floating point pipelined di 8 stages?

Sarebbe possibile fare operazioni di DIVISIONE in FP in parallelo, senza l'obbligo di attendere stallando (dopo la fase di ID) fino alla conclusione della EX dell'operazione di divisione precedente. Così facendo sarebbe possibile risparmiare alcuni colpi di clock per ciclo, ottimizzando maggiormente l'esecuzione del programma nella pipeline proposta.